Jun
25
在我去青岛之前,有同学给我提示了一个软件说他在论文时调研说那个软件可以完成这个任务.
昨天我一直都没有想起来那个名字是什么,今天又见到他,问了一下,赶快回来查,发现是EMPT,一个很强的电网扰动等模拟的一个工具,虽然是免费的,但是它的申请使用却是一个相当复杂的过程,而且好像不是win下的.
对我我这样一个模拟,来寻找它太不值的了.
可惜了.唉.
昨天我一直都没有想起来那个名字是什么,今天又见到他,问了一下,赶快回来查,发现是EMPT,一个很强的电网扰动等模拟的一个工具,虽然是免费的,但是它的申请使用却是一个相当复杂的过程,而且好像不是win下的.
对我我这样一个模拟,来寻找它太不值的了.
可惜了.唉.
Jun
20
今天工作,是在找不到pspice的模型可用了,就决定使用ibis的模型,再找软件学习.
在网上寻找相关材料了解ibis,找到了这个,感觉不错,就把它放在这里,可以有几个图找不到了.
Summary: 随着数字系统性能的不断提升，信号输出的转换速度也越来越快，在信号完整性分析中，不能简单的认为这些高速转换的信号是纯粹的数字信号，还必须考虑到它们的模拟行为。为了在PCB进行生产前进行精确的信号完整性仿真并解决设计中存在的问题，要求建立能描述器件I/O特性的模型。这样，Intel最初提出了IBIS的概念，IBIS就是I/O Buffer Information Specification的缩写。
在网上寻找相关材料了解ibis,找到了这个,感觉不错,就把它放在这里,可以有几个图找不到了.
Summary: 随着数字系统性能的不断提升，信号输出的转换速度也越来越快，在信号完整性分析中，不能简单的认为这些高速转换的信号是纯粹的数字信号，还必须考虑到它们的模拟行为。为了在PCB进行生产前进行精确的信号完整性仿真并解决设计中存在的问题，要求建立能描述器件I/O特性的模型。这样，Intel最初提出了IBIS的概念，IBIS就是I/O Buffer Information Specification的缩写。
Jun
19
今天的进展就是把我要用的那个软件重装了一次,因为已经断定它是存在缺陷的.因为一个基本的图它都得不到输出的波形,而在师兄的电脑上,那个电路是正常的.
这个搞定了,我使用了tline的传输线模型和一些基本的匹配电阻,把这个经典的传输线模型的问题解决了.但是工作才刚刚开始.
今天晚上的时候,和老板讨论了一些,记录在这里:LVPECL几百Hz的信号频率,使用的传输线是从一个板子到另一个板子,而且是想知道,当板子输出的端口悬空的时候,如何匹配正常,加线不影响,在线的那一段,信号又衰减到什么样.
讨论的只考虑的传输线阻抗z0=50,长度不主要.
就是为了看这个线的放置对信号有哪些影响.
这个搞定了,我使用了tline的传输线模型和一些基本的匹配电阻,把这个经典的传输线模型的问题解决了.但是工作才刚刚开始.
今天晚上的时候,和老板讨论了一些,记录在这里:LVPECL几百Hz的信号频率,使用的传输线是从一个板子到另一个板子,而且是想知道,当板子输出的端口悬空的时候,如何匹配正常,加线不影响,在线的那一段,信号又衰减到什么样.
讨论的只考虑的传输线阻抗z0=50,长度不主要.
就是为了看这个线的放置对信号有哪些影响.
Jun
17
就是那个之前的模拟,我选材,选软件,做模型,工作一样不少,就是做出来的东西不是那个样子的.
不只是软件用的不好,还是什么原因,最好的效果就是仿真有发散问题,也就是信号不收敛,无法进行了.
虽然我也问题好几个师兄,如果进行模拟,但是大家都不是非常的专,还是有很多的问题不好问,不好解决呀.
今天晚上,在我觉得离开实验室的前一刻,实验室的刘光曹同学来到我们这我,我就整好问题一下我做的这个问题,他提示我现在选用的pspice可能不能很好的完成我要的模拟,可能用pcb的仿真.建议我可以到5楼问问快电子实验室的人.
不只是软件用的不好,还是什么原因,最好的效果就是仿真有发散问题,也就是信号不收敛,无法进行了.
虽然我也问题好几个师兄,如果进行模拟,但是大家都不是非常的专,还是有很多的问题不好问,不好解决呀.
今天晚上,在我觉得离开实验室的前一刻,实验室的刘光曹同学来到我们这我,我就整好问题一下我做的这个问题,他提示我现在选用的pspice可能不能很好的完成我要的模拟,可能用pcb的仿真.建议我可以到5楼问问快电子实验室的人.
Jun
16
答辩完成,并没有毕业.
在我答辩之前,老板又给我了一个任务.要模拟仿真一个LVPECL逻辑的传输线匹配问题.
在答辩之后,我开始寻找相关的资料.发现有论文时用的multisim好像无效了.都没有ecl逻辑的器件.
还是pspice比较强大,开始学习,更始痛苦,因为根本无法直接找到想要的元件.我都不知道如何在里面找到我想要的元件.不过不要紧,学吧,后来决定自己找参数做原件,我的师兄们也没有几个做过这样的工作,而我在作.出现了很多错误,有了原件,仿真时原件没有定义等等的问题频繁出现,问到了一个自己添加元件的文档,开始学习,问题被解决不少.可是,发现我用部分电路模拟的时候好像有不收敛的问题.模拟无法进行.天哪.
pspice我什么都是新学的,出了这么多问题,我如何是好呀?而且我现在时间紧的很,不仅仅是毕业还有很多其他的烦心事,天哪.
真的很想抓狂一下.
在我答辩之前,老板又给我了一个任务.要模拟仿真一个LVPECL逻辑的传输线匹配问题.
在答辩之后,我开始寻找相关的资料.发现有论文时用的multisim好像无效了.都没有ecl逻辑的器件.
还是pspice比较强大,开始学习,更始痛苦,因为根本无法直接找到想要的元件.我都不知道如何在里面找到我想要的元件.不过不要紧,学吧,后来决定自己找参数做原件,我的师兄们也没有几个做过这样的工作,而我在作.出现了很多错误,有了原件,仿真时原件没有定义等等的问题频繁出现,问到了一个自己添加元件的文档,开始学习,问题被解决不少.可是,发现我用部分电路模拟的时候好像有不收敛的问题.模拟无法进行.天哪.
pspice我什么都是新学的,出了这么多问题,我如何是好呀?而且我现在时间紧的很,不仅仅是毕业还有很多其他的烦心事,天哪.
真的很想抓狂一下.
